Arquitectura de Computadores y Sistemas paralelos
Tesis dirigidas (14) Tesis que han dirigido los miembros del grupo
2023
-
Improving the Performance, Portability, and Productivity of Hardware Accelerators
Martínez Sánchez, Pablo Antonio
Dirigida por Jose Manuel Garcia Carrasco y Gregorio Bernabe Garcia -
Diseño de GPUs eficientes energéticamente explotando la coherencia entre fotogramas y optimizando los accesos a memoria
Corbalán Navarro, David
Dirigida por Juan Luis Aragon Alcaraz
2022
-
Hardware techniques for the design of efficient inference accelerators of deep neural networks
Muñoz Martínez, Francisco
Dirigida por Manuel Eugenio Acacio Sanchez y Jose Luis Abellan Miguel -
Enhancing Molecular Docking with Deep Q-Networks
Serrano Fernández, Antonio
Dirigida por Jose Luis Abellan Miguel
2021
-
Desarrollo de sistemas de tiempo real mediante el uso de aceleradores gráficos y específicos aplicados a la óptica visual humana
Mompean Esteban, Juan
Dirigida por Pablo Artal Soriano y Juan Luis Aragon Alcaraz
2017
-
Design of Efficient TLB-based Data Classification Mechanisms in Chip Multiprocessors
Esteve García, Albert
Dirigida por Alberto Ros Bardisa
2016
-
Mejora de la eficiencia energética de sistemas de memoria transaccional hardware para arquitecturas multinúcleo
Gaona Ramirez, Epifanio
Dirigida por Manuel Eugenio Acacio Sanchez y Juan Fernandez Peinador
2014
-
FPFS: un sistema de ficheros paralelo basado en dispositivos OSD+= FPFS : a parallel file system based on OSD+ devices
Aviles González, Ana
Dirigida por Juan Piernas Canovas y Maria Pilar Gonzalez Ferez
2012
-
Sincronización y comunicación eficientes en arquitecturas many-core CMP = Efficient synchronization and communication in many-core chip multiprocessors
Abellan Miguel, José Luis
Dirigida por Juan Fernandez Peinador y Manuel Eugenio Acacio Sanchez -
Simulación concurrente y elección dinámica de estrategias para la mejora de la entrada/salida de disco
Gonzalez Ferez, Maria Pilar
Dirigida por Juan Piernas Canovas
2011
-
Diseño de arquitecturas para la mitigación de fallos hardware en procesadores multinúcleo
SANCHEZ PEDREÑO, Daniel
Dirigida por Juan Luis Aragon Alcaraz y Jose Manuel Garcia Carrasco -
Técnicas hardware para Sistemas de Memoria Transaccional de alto rendimiento en procesadores multinúcleo = Hardware techniques for High-performance Transactional Memory in many-core chip multiprocessors
Titos Gil, José Rubén
Dirigida por Jose Manuel Garcia Carrasco y Manuel Eugenio Acacio Sanchez -
Diseño de Mecanismos de Grano Fino para la Gestión Eficiente de Consumo y Temperatura en Procesadores Multinúcleo. Efficient power and thermal management using fine-grain architectural approaches in multicores
Cebrian González, Juan Manuel
Dirigida por Juan Luis Aragon Alcaraz
2010
-
Mejora del rendimiento y reducción de consumo de los procesadores multinúcleo usando redes heterogéneas
Flores Gil, Antonio
Dirigida por Juan Luis Aragon Alcaraz y Manuel Eugenio Acacio Sanchez